DLCs para centros de datos: El silicio definido por software de Intel en los próximos Xeon Sapphire Rapids encierra las características de la CPU tras un muro de pago
A finales del año pasado, se descubrieron por primera vez los controladores de Linux para lo que parecía ser la función Software Defined Silicon (SDSi) de Intel https://www.phoronix.com/scan.php?page=news_item&px=Intel-Software-Defined-Silicon. Se espera que estas características lleguen a la primavera de 2022 con el kernel Linux 5.18. Según las notas, el nuevo controlador admite un "mecanismo posterior a la fabricación para activar características adicionales del silicio".
The Register llamó la atención de Intel en su día y recibió la siguiente respuesta,
No vamos a entrar en muchos detalles sobre el silicio definido por software en este momento. Como saben, Intel envía regularmente código al Kernel de Linux que podría utilizarse en futuros productos. Y eso es lo que ha ocurrido en este caso. Si planeamos implementar estas actualizaciones en futuros productos, daremos una explicación más profunda de cómo se implementan en ese momento."
Dado que Intel planea presentar completamente los commits del kernel 5.18 esta primavera, probablemente es seguro asumir que las próximas CPUs Xeon Sapphire Rapids de 4ª generación serían las primeras en implementar SDSi. Todavía no se conocen las características exactas que Intel licenciará bajo SDSi. Tampoco hay actualmente información sobre su funcionamiento. Sin embargo, según Phoronix,
El controlador del kernel de SDSi expone una interfaz por socket para que su aplicación de espacio de usuario pueda aprovisionar un certificado de clave de autenticación que se escribe en la NVRAM interna, aprovisionar su "carga útil de activación de capacidades", y la lectura del certificado de estado de SDSi que muestra el estado de configuración de la CPU para un determinado procesador".
Dicho esto, basándonos en el conjunto de características que hemos visto con las SKUs Xeon Scalable de 3ª generación, Intel podría ofrecer "DLCs" que se adapten a varios casos de uso especializados, como soporte DDR grande (hasta 4,5 TB) y medio (hasta 2 TB), AVX-512 opcional, virtualización de redes, densidades de máquinas virtuales, Intel Speed Select, etc.
En cierto modo, esto podría ser una medida rentable, ya que no todos los clientes necesitan utilizar todas las funciones del procesador. Intel también puede fabricar menos variantes de núcleo/reloj/TDP/conjunto de instrucciones y, en su lugar, permitir que el usuario desbloquee manualmente las características a medida que los flujos de trabajo se amplíen. Esto también permite a las empresas y a los centros de datos comprar capacidades según las necesidades sin tener que reconfigurar todo el servidor a nivel de hardware.
Sin embargo, el concepto de CPU de pago de Intel no es exactamente nuevo. En 2010, la empresa jugó por primera vez con una con una idea parecida al DRM llamada Servicio de Actualización de Intel que "desbloquearía" un 1 MB de caché adicional en el procesador Pentium G6951 Clarkdale de 2,8 GHz por una tarjeta de actualización de 50 dólares que se podía comprar en Best Buy.
Aunque se enfrentó a duras críticas por parte de la prensa, la compañía extendió el programa a las SKU Sandy Bridge Core i3 de 2011. Por ejemplo, el Core i3-2312M con 2,1 GHz de reloj y 3 MB de caché podía "actualizarse" al Core i3-2393M con 2,5 GHz de reloj y 4 MB de caché. Aunque Intel hizo todo lo posible por defender este enfoque en https://www.pcworld.com/article/481956/article-860.htmlen aquel entonces, el servicio de actualización se suspendió en el mismo 2011.
Queda por ver si una resurrección de este modelo encontrará el éxito en el segmento de empresas y centros de datos.
Fuente(s)
