Las APUs AMD Zen 5 Ryzen 8000 Strix Point tendrán una arquitectura de CPU híbrida, tipo big.LITTLE, y se fabricarán en el proceso de 3 nm de TSMC
Ya hemos informado anteriormente sobre las patentes de AMD relativas a una arquitectura de CPU híbrida similar a la próxima familia Alder Lake de Intel y a los clusters de procesadores big.LITTLE de ARM. Ahora, estamos conociendo que este enfoque híbrido puede ser pronto una realidad con Zen 5 Ryzen 8000 que se espera que se lance en algún momento de 2024.
Según un informe de Moepc compartido por @Avery78 en Twitter, AMD Zen 5, aparentemente con el nombre en clave de Strix Point, contará con una arquitectura big,LITTLE con ocho núcleos Zen 5 grandes fabricados en el proceso de 3 nm de TSMC y cuatro núcleos pequeños de los que aún no hay detalles
Sabemos que AMD incluirá iGPUs incluso para los procesadores mainstream de Ryzen 7000 Raphael en adelante. De hecho, se espera que Raphael se espera que una iGPU Navi 21. Moepc afirma que AMD ya ha fijado el objetivo de rendimiento de la iGPU para Zen 5 Strix Point, pero la publicación no ha divulgado más detalles aparte de afirmar que el subsistema de memoria presentará "cambios mayores".
La información anterior debe tomarse con una buena dosis de escepticismo si tenemos en cuenta que aún faltan algunos años para el lanzamiento de Zen 5. Tampoco sabemos cuál es la hibridación exacta que AMD está buscando aquí y si tanto los núcleos grandes como los pequeños son Zen 5 o serán una mezcla de Zen 4 y Zen 5 para un mejor aprovechamiento
Por lo que sabemos a través de los diagramas de patentes disponibles, tanto los núcleos grandes como los pequeños de la CPU podrían tener sus propias cachés L1 independientes, pero aún no estamos seguros de cómo se interconectarían con los niveles de caché posteriores. Uno de los tres métodos probables descritos en la patente sugiere la escritura en la sombra del estado de los hilos de la L1 del clúster pequeño en la L1 del clúster grande, de modo que los núcleos más grandes puedan empezar a ejecutar inmediatamente los hilos pasados desde los más pequeños.
Moepc informa de que TSMC tiene previsto realizar pruebas en 3 nm en 2021, a las que seguirá la fabricación en gran volumen en el segundo semestre de 2022. se dice que Apple es otro de los grandes clientes del nodo de 3 nm de TSMC, además de AMD. Es demasiado pronto para especular sobre el tipo de mejoras de rendimiento y eficiencia que pueden esperarse, pero TSMC había había indicado anteriormente que el nodo de 3 nm permite reducir el consumo de energía entre un 25 y un 30%, aumentar el rendimiento entre un 10 y un 15% y multiplicar por 1,7 la densidad de transistores en comparación con el proceso de 5 nm.
Fuente(s)
