Entrevista | "Las conversaciones en torno a la potencia de ARM frente a la de x86 son falsas" Robert Hallock de Intel sobre la estrategia de Lunar Lake y cómo está bien preparado para desafiar la narrativa de eficiencia de ARM

NBC: Se dice que Lunar Lake (LNL) ofrece 100 TOPS de rendimiento total de IA. ¿Cuál será el objetivo de potencia al que se alcanzará frente a Meteor Lake?

RH: Los procesadores Lunar Lake para portátiles aumentarán significativamente las capacidades de procesamiento de IA con hasta 120 TOPS de CPU, GPU y NPU (combinadas). Esto representa un aumento del triple en comparación con nuestros actuales productos Meteor Lake. Suponiendo que esté preguntando por los TDP de los productos, las especificaciones de este tipo se compartirán más cerca del lanzamiento.

Sin embargo, hemos revelado que el consumo de energía del paquete Lunar Lake se reduce en general en un 40% en comparación con Meteor Lake, por lo que puede asumir con seguridad que los aumentos de rendimiento de Lunar Lake no se producen a costa de un TDP elevado. El rendimiento/vatio mejora sustancialmente en los portátiles.

NBQ: Aparte de los núcleos E Skymont, ¿dispone Lunar Lake también de núcleos E independientes en una isla de bajo consumo (LP) como fue el caso de Meteor Lake? Si es así, ¿estamos ante una configuración 4+4+2?

RH: En la generación de productos Meteor Lake, nuestra configuración completa era: 2C2T LP E-cores, 8C8T E-cores y 6C12T P-cores (total 16C22T). El complejo de núcleos LP E fue en general bastante bueno a la hora de restringir cargas de trabajo como la reproducción de vídeo y las teleconferencias, pero no siempre pudo lograr este objetivo porque los recuentos de hilos a veces superaban el tamaño de 2C2T del complejo.

Si nos fijamos en el complejo de 8C8T de núcleos E, estos eran bastante buenos a la hora de ser eficientes, pero los nuevos núcleos E de Lunar Lake ("Skymont") ofrecen 1,68X más de rendimiento a la misma frecuencia y pueden funcionar a una potencia activa más baja.

Debido a la espectacular mejora de perf/W en Skymont, decidimos fusionar la idea de los núcleos E y los núcleos LP E en una sola: El complejo de núcleos E 4C4T de Lunar Lake es también la isla de bajo consumo. Los núcleos Skymont nos ofrecen una gama más amplia de rendimiento y potencia, lo que nos permite simplificar el diseño al tiempo que ganamos terreno tanto en eficiencia energética como en rendimiento de cálculo.

Puede que no siempre tomemos el mismo conjunto de decisiones en el futuro a medida que cambien las tecnologías de núcleo y proceso, pero esto es lo que tenía sentido en la generación actual, y estamos muy satisfechos con el "rango dinámico" de rendimiento y potencia que puede ofrecer el complejo Skymont.

NBC: ¿Cuál es la razón para no habilitar hyperthreading en los núcleos P con LNL? Entiendo que los núcleos P son bastante capaces esta vez, pero ¿no tendría sentido habilitar una opción HT al menos en la BIOS para los portátiles con límites de potencia más elevados?

RH: En el momento en que se introdujo Hyperthreading, supuso una solución inteligente para aumentar el rendimiento sin tener que incorporar más núcleos físicos. Pero todo el mundo en tecnología sabe que un hilo SMT no ofrece necesariamente el mismo rendimiento que un hilo "real" en un núcleo físico.

Entendemos que se trata de una conversación bastante radical, teniendo en cuenta que SMT ha sido una característica típica durante casi 20 años. Pero estamos entrando en una era en la que las tecnologías de proceso y las arquitecturas de núcleo pueden permitir un conjunto nuevo o diferente de decisiones de diseño.

Con Lunar Lake, hemos decidido activamente eliminar Hyperthreading porque Skymont y Lion Cove (y sus sucesores) nos permiten conseguir mejor rendimiento, potencia y área que lo que puede ofrecer SMT. En otras palabras: los "núcleos reales" se están convirtiendo rápidamente en una solución mejor que los hilos SMT.

Esto no siempre será cierto para todos los productos y todos los segmentos, pero es la mejor respuesta para un producto como Lunar Lake que intenta maximizar el rendimiento por vatio en escenarios de muy bajo consumo.

Este enfoque conduce a una mejora multidimensional significativa: al eliminar el SMT, los nuevos núcleos P proporcionan un 15% más de rendimiento por vatio, un 10% más de rendimiento por área de la matriz y un 30% más de rendimiento por potencia/área.

NBC: ¿Los valores PL1/PL2 y las configuraciones TDP de LNL serán similares a los que vemos hoy con Meteor Lake (MTL), o podemos esperar que sean superiores?

RH: Aún no hemos revelado esos detalles, pero lo haremos en el momento del lanzamiento. Permanezca atento

NBC: ¿Podemos esperar que Thunderbolt 5 y Wi-Fi 7 se generalicen en los portátiles MTL?

RH: Imagino que se verán algunos diseños de sistemas que adopten un controlador Thunderbolt 5 independiente, pero Lunar Lake incluye Thunderbolt 4 integrado y esa será la solución más común. Los sistemas Lunar Lake requieren un mínimo de dos puertos Thunderbolt 4, uno a cada lado del chasis, y el silicio admite hasta tres puertos en total.

Wi-Fi 7 también está integrado en el SoC Lunar Lake, ofreciendo avances significativos sobre Wi-Fi 6E. Los canales más grandes y las técnicas de modulación avanzadas de Wi-Fi 7 permiten velocidades máximas teóricas de hasta 5,9 Gbps y una fiabilidad mejorada con una latencia ultrabaja. La integración de la MAC digital, la lógica y la memoria en el SoC da como resultado un diseño más pequeño y eficiente.

NBC: ¿Va a haber algún cambio en la especificación Intel Evo con LNL?

RH: Intel proporcionará detalles específicos sobre la nueva edición Intel Evo en el momento del lanzamiento.

NBC: ¿Puede explicar por qué Intel ha optado por TSMC N3B en lugar de un nodo propio de Intel como Intel 4?

RH: Intel optó por TSMC N3B para Lunar Lake como parte de su estrategia IDM 2.0, que permite a nuestros equipos de diseño elegir tecnologías de proceso que cumplan los objetivos de programación, potencia y rendimiento del producto. El módulo de cálculo utiliza TSMC N3B, y el módulo controlador de plataforma utiliza TSMC N6, ambos conectados al módulo base 1227.1 de Intel a través de la tecnología Foveros de Intel.

El ensamblaje, las pruebas y el embalaje también se realizan en las instalaciones de Intel. Diferentes productos pueden impulsar un conjunto diferente de elecciones de tecnología de proceso, pero nuestra estrategia IDM 2.0 nos faculta para tomar esas decisiones en lugar de depender únicamente de la tecnología de proceso.

NBC: Según lo que hemos oído hasta ahora, ¿no cree que el esquema de nomenclatura puede resultar un poco confuso para la gente no técnica, sobre todo porque parece que ya no hay etiquetas H, HX o U?

RH: Aunque todavía no hemos revelado los números de modelo del producto Lunar Lake, nuestra dirección e intención no son complicadas. Daremos detalles al respecto antes de la disponibilidad del producto.

NBC: Basándonos en la pregunta anterior, ¿podemos llegar a ver SKUs H, HX o U más adelante o va a ser todo V?

RH: Proporcionaremos detalles específicos sobre la tabla de SKU en el momento del lanzamiento.

NBC: ¿Ofrecerá Panther Lake soporte para la entrega de potencia trasera o es demasiado pronto para hablar de ello todavía?

RH: Es demasiado pronto para discutirlo.

NBC: Por último, ¿qué opina Intel de la nueva oleada de portátiles ARM y hay algún plan propio de Intel para ARM del que pueda hablar en este momento?

RH: Creemos firmemente que las conversaciones en curso sobre la potencia de ARM frente a la de x86 se basan en una premisa falsa porque no es la arquitectura del conjunto de instrucciones (ISA) la que dicta ampliamente la potencia.

Nuestro punto de vista es físico: los transistores cuestan energía. Un diseño de CPU que añade recuentos de núcleos, aumenta el tamaño de la NPU, incrementa el tamaño de los gráficos o añade complejidad a la estructura no es gratuito. Estas decisiones elevan intrínsecamente el consumo de energía de los paquetes y los TDP al nivel de lo que los consumidores ven históricamente en los procesadores Windows/Linux convencionales.

En otras palabras: implementar las características y el rendimiento que espera el mercado tiene un "coste típico", independientemente del ISA x86 o ARM. Por tanto, si añadir complejidad cuesta energía en cualquier ISA, entonces se convierte en una batalla entre qué conjunto de opciones de diseño rinde el mejor rendimiento/potencia/área (PPA) para satisfacer las expectativas del consumidor.

Creemos que Lunar Lake tiene el conjunto adecuado de decisiones de diseño para ganar:

- La arquitectura de núcleos E Skymont aumenta el IPC en un 68%, lo que nos permite mejorar el PPA al fusionar los núcleos E LP y los núcleos E en un único complejo.
- La arquitectura de núcleos P Lion Cove aumenta el IPC entre un 15% y un 20%. También se ha replanificado y reparticionado para ser más escalable y más precisa en su selección de voltaje/reloj.
- Thread Director mejora una vez más con las zonas de contención, que nos permiten gestionar con elegancia los casos de potencia parásita en una posición de bajo consumo.
- Hemos añadido una caché de 8 MB en el lado de la memoria, que puede obviar la necesidad de acceder a la memoria principal en el paquete. Esto reduce el consumo de energía del SoC de forma regular.
- Movimos la memoria en el paquete, lo que reduce el coste de energía PHY de la DRAM en ~40%.
- El perf/W de los gráficos mejoró en 1,5X.
- El rendimiento de la NPU mejoró en >2X con la misma potencia, y ~4X en general.
- Construimos un tejido de bajo consumo completamente nuevo para integrar el mosaico de computación.
- Volvimos a basar nuestra estrategia arquitectónica en este producto en torno a la eliminación de las ineficiencias de SMT, lo que también nos permitió mejorar el PPA

Gracias a elecciones como éstas, creemos que Lunar Lake puede lograr una potencia de paquete inferior a la de los diseños ARM ceteris paribus. Estamos entusiasmados por demostrar lo bajo que puede ser el consumo de x86 en una época en la que los diseños ARM sobre Windows van en la otra dirección.

Propio