UCIe 2.0: Avanzando en el ecosistema de chiplets abiertos con empaquetado 3D y manejabilidad

La Interconexión Universal de Chiplets Express (UCIe) Consorcio ha anunciado la publicación de la especificación UCIe 2.0avanzando aún más en el ecosistema de chiplets abiertos.

La última especificación introduce varias mejoras clave. En primer lugar, añade soporte para una arquitectura de sistema estandarizada para la gestionabilidad, comprobabilidad y depuración (DFx) a través de múltiples chipsets a lo largo del ciclo de vida del sistema en paquete (SiP). Esto incluye una arquitectura UCIe DFx (UDA) opcional que integra un tejido de gestión independiente del proveedor dentro de cada chipset para las funciones de comprobación, telemetría y depuración.

Además, UCIe 2.0 aporta compatibilidad con el empaquetado 3D con unión híbrida. El nuevo estándar UCIe-3D admite pasos de bump desde 1 micra hasta 25 micras, lo que permite una mayor densidad de ancho de banda y una mayor eficiencia energética en comparación con las arquitecturas 2D y 2,5D.

"El consorcio UCIe está dando soporte a una diversa gama de chipsets para satisfacer las necesidades de la industria de semiconductores, en rápida evolución", declaró Cheolmin Park, presidente y vicepresidente corporativo de Samsung Electronics.

La especificación UCIe 2.0 se basa en iteraciones anteriores mediante el desarrollo de una pila de soluciones integral y el fomento de la interoperabilidad entre las soluciones de chipsets.

La especificación también incluye diseños de paquetes optimizados para facilitar la interoperabilidad y las pruebas de conformidad, lo que permite a los proveedores validar las funciones compatibles de sus dispositivos basados en UCIe frente a una implementación de referencia conocida.

Cabe destacar que la especificación UCIe 2.0 sigue siendo totalmente compatible con las versiones anteriores UCIe 1.1 y 1.0, lo que garantiza una transición sin problemas para los diseños existentes basados en chipsets.