Visión general de la arquitectura Intel Alder Lake: ISA heterogénea, director de hilos dinámico, caché L3 compartida de 30 MB y más

Intel afirma que los núcleos P están optimizados para aplicaciones de un solo hilo y de poco hilo, como juegos y tareas de productividad general en primer plano, mientras que los núcleos E están orientados a cargas de trabajo con muchos hilos. Los núcleos E también pueden ayudar a gestionar las tareas en segundo plano, mientras que los núcleos P se centran más en los aspectos de rendimiento. Esto no es muy diferente del enfoque big.LITTLE que los procesadores ARM han tenido durante años.

Intel afirma que este cambio de arquitectura puede ofrecer hasta un 19% de mejora respecto a la generación anterior de núcleos Cypress Cove en Rocket Lake a la misma frecuencia.

Dado el uso de dos ISA, Intel también ha modificado su topología de caché para la 12ª generación. La 11ª generación de Rocket Lake utilizaba núcleos Cypress Cove, que eran esencialmente Sunny Coves de 10 nm trasladados a 14 nm. Cypress Cove ofrecía ocho núcleos, cada uno con una caché L2 de 512 KB y una caché L3 de 2 MB. Con Alder Lake, cada núcleo P tiene una caché L2 de 1,25 MB, mientras que cada grupo de núcleos E tiene una caché L2 compartida de 2 MB. Creemos que esto significa que un conjunto de cuatro núcleos E compartiría una única caché L2, pero lo confirmaremos pronto con Intel.

Aparte de las cachés L2 dedicadas, Alder Lake también cuenta con una caché L3 compartida de 30 MB entre ambos tipos de núcleos y la GPU integrada para reducir la latencia. Aunque no se trata exactamente de una comparación de manzanas con manzanas, hemos visto cómo la caché L3 compartida ofrece ventajas de rendimiento inmediatas en el caso de los procesadores AMD Ryzen 5000 Zen 3.

Alder Lake se basa en un proceso Enhanced SuperFin de 10 nm, ahora conocido como Intel 7. En el ordenador de sobremesa, el buque insignia Core i9-12900K ofrecerá hasta 16 núcleos y 24 hilos: 8 núcleos P que admiten hyperthreading y 8 núcleos E que no.